一顆電晶體要在攝氏600度的高溫下穩定工作，還得用業界已經在用的標準設備來製造——這聽起來有點像半導體版的「又要馬兒跑，又要馬兒不吃草」。但京都大學的研究團隊，最近確實把這個矛盾點推到了新的極限。

他們發表在《APL Electronic Devices》上的成果，核心其實圍繞著一個很實際的工程問題：怎麼讓碳化矽（SiC）電晶體在高溫下，實際表現跟設計圖上長得一模一樣？過去這個差距在高溫下動輒超過2V，現在他們硬是把它壓到了0.1V以下。

現象觀察：當設計值與實測值之間，橫亙著一道2V的鴻溝

SiC這材料，這幾年大家已經不陌生了。寬能隙、耐高壓、熱穩定性好，這些特性讓它從電動車的功率模組一路紅到太空探測器。但真正要把SiC推進到「極端環境邏輯電路」這種深水區，問題就來了。

傳統的頂閘極JFET結構，在進行離子佈植時，摻雜離子會沿著SiC晶格的特定方向橫衝直撞，形成所謂的「通道效應（channeling effect）」。結果就是，實際注入的摻雜分布跟設計值產生嚴重的偏移，直接反映在電晶體的臨界電壓（threshold voltage）上——溫度愈高，偏移愈嚴重，超過2V的差距是家常便飯。

對邏輯電路來說，這不是小問題。臨界電壓飄掉，意味著後續的邏輯電壓準位、功耗估算、甚至整個電路的可靠度，全部都要跟著打問號。你可以把它想像成：一棟大樓的每一層樓板高度都不一樣，你要怎麼蓋出整齊的樓梯？

從產業面來看，京都大學這步棋走得非常務實。過去很多SiC高溫元件的突破，都是用特殊製程或客製化磊晶達成的，實驗室裡很漂亮，但進不了晶圓廠的產線。這次他們用的是標準離子佈植，等於直接告訴業界：這東西不用為它開新線，現有的設備就能做。這對縮短商業化時程來說，是極關鍵的訊號。

原因剖析：一個「把閘極藏在下面」的巧妙設計

京都大學團隊解題的思路，其實帶點逆向思考的味道。既然離子佈植的通道效應會造成摻雜尾端（doping tail）擴散到通道區，影響閘極控制力，那乾脆把閘極從「上面」移到「下面」——採用底閘極（bottom-gate）結構。

這個設計的核心邏輯在於：讓閘極反過來利用摻雜尾端，而非對抗它。透過底閘極的電場調控，通道區的電氣特性可以被更有效地「拉回來」，補償離子佈植造成的變異。實驗數據也證實了這件事：在400°C下，傳統結構超過2V的臨界電壓差距，導入底閘極後直接收斂到0.1V以內。

這裡要補充一個背景知識。美國NASA格倫研究中心（NASA Glenn Research Center）過去曾在SiC JFET上創下驚人的紀錄：讓積體電路在空氣中以500°C運作超過一年，甚至在模擬金星表面環境（460°C、9.3 MPa壓力）下，無防護運作60天。但NASA的元件用的是磊晶JFET加電阻元件的客製化製程，跟主流晶圓廠的生產邏輯不太一樣。

京都大學的貢獻在於，把同樣等級的高溫耐受能力，裝進一個「業界聽得懂」的製程框架裡。離子佈植是每家晶圓廠都有的標準設備，這代表後續的製程轉移門檻，會比想像中低很多。

影響評估：利基市場的活水，還是邏輯電路的下一步？

話說回來，這項技術現階段還有一道必須正視的關卡。這款電晶體屬於「常開型（normally-on）」元件——閘極沒給電壓時，它就處在導通狀態，這會產生待機功耗。要實現高效率的邏輯電路，通常需要互補式的常閉型（normally-off）元件來搭配。

換句話說，單一顆電晶體很能打，但還不足以組成一支部隊。京都大學也清楚這一點，他們在論文和公開聲明中都提到，下一階段的挑戰在於提高電路複雜度、推進晶圓級製造，以及確保封裝材料和結構同樣撐得住極端高溫。

但從另一個角度來看，目前SiC的市場主力本來就在功率元件，高溫邏輯電路還是一個相對小眾的利基領域。這個利基有多大？可能取決於兩個方向的進展：一是航太、地熱探勘、核能監測等極端環境應用的需求何時起飛；二是常閉型元件的開發進度，能不能補上最後一塊拼圖。

如果往後推演三到五年，我認為這項技術的真正價值，不在於它今天能做出什麼產品，而在於它證明了「標準製程」與「極端效能」之間的距離，並非不可逾越。過去業界對SiC高溫邏輯電路的質疑，很大一部分來自製程不匹配的顧慮。京都大學用一個底閘極設計加上既有的離子佈植，等於把這個質疑從「不可能」改寫成「不便宜但可行」。這對那些在觀望的系統廠和晶圓廠來說，是一個值得開始投入資源的轉折點。

趨勢預測：高溫半導體正在從「太空級」走向「工業級」

如果我們把NASA那超過一年的500°C運作紀錄，跟京都大學這次的成果放在一起看，會發現一條隱約的技術軸線：高溫SiC元件正在從「國家級太空計畫的專屬零件」，慢慢變成「有機會導入標準產線的工業元件」。

NASA的驗證證明了物理極限，京都大學則證明了量產可行性。兩者加起來，對整個供應鏈釋放的訊號是：極端環境電子系統的設計準則，可能要開始重寫了。

過去我們談高溫電子，談的是散熱、封裝、降額使用（derating）。未來如果這類技術繼續推進，設計者可能反過來思考：有些系統是不是根本不需要散熱風扇或液冷模組？能不能把控制電路直接塞進高溫區域，省掉一堆連接線和隔離措施？

當然，眼前還有常閉型元件的開發、晶圓級均勻性的控制、封裝材料的極限測試等硬仗要打。但至少，京都大學這次把「標準離子佈植」這個關鍵字，正式寫進了高溫SiC邏輯電路的開發路徑圖裡。

對台灣的半導體業者來說，這不是一個可以視而不見的訊號。我們在SiC功率元件上已經有相當的著墨，但在高溫邏輯電路這塊，投入的研發資源相對有限。如果底閘極結構加上標準離子佈植這條技術路徑被驗證可行，台灣的晶圓廠在製程匹配度上的優勢，反而可能比IDM廠更明顯。關鍵只在於：我們打算在什麼時間點進場？

行動呼籲

下次當你在評估SiC的技術藍圖時，不妨把「邏輯電路」從遠期欄位拉近一點看。問問自己和團隊：如果現有的離子佈植設備就能支援600°C等級的元件，我們的封裝、電路設計、系統架構，準備好了嗎？這個問題的答案，可能比你以為的，來得更急迫一些。

本文改寫整理自公開新聞來源，原始報導由科技新報發布。

常見問題 FAQ

為什麼臨界電壓在高溫下會偏移？

關鍵出在離子佈植時的通道效應。摻雜離子沿著SiC晶格特定方向深入，造成實際摻雜分布與設計值落差，溫度愈高，這種偏移愈明顯，傳統結構在高溫下可能出現超過2V的差距。

底閘極結構如何解決電壓漂移問題？

底閘極設計將閘極設在通道下方，反過來利用摻雜尾端來補償變異，讓通道區的電氣特性更容易被控制。實驗證實在400°C下，設計值與實測值的臨界電壓差距可縮小至0.1V以下。

這項技術可以立刻量產嗎？

這款元件目前屬於常開型（normally-on），會產生待機功耗，且電路複雜度、晶圓級製造和封裝材料都還有挑戰。不過它採用標準離子佈植技術，製造端與現有晶圓廠製程相容，跨過量產的製程門檻相對較低。

SiC高溫邏輯電路的主要應用場景在哪裡？

現階段屬於利基市場，主要潛在應用包括航太電子、地熱探勘、核能監測、極端環境感測器等。隨著技術成熟，未來可能延伸到工業馬達控制、高溫感測系統等領域。

這項技術跟NASA的SiC元件有什麼不同？

NASA的元件採用磊晶JFET與電阻元件構成的客製化製程，專注於極端環境驗證。京都大學的版本則使用商業晶圓廠廣泛應用的離子佈植技術，更有利於導入既有的大量生產流程，兩者的技術路徑和商業化策略不同。

※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。