根據NVIDIA最新白皮書指出，Vera CPU將於2026年下半年正式推出，這款基於Arm指令集的自主架構處理器專門為代理式AI設計，其獨特的設計理念和技術特點將對未來的資料中心帶來深刻影響。
Vera CPU的設計理念
NVIDIA強調Vera CPU的設計理念與現行通用資料中心CPU截然不同。代理式AI應用由於頻繁在多個代理之間執行，對CPU的要求更加嚴苛。Vera CPU在設計之初便考慮到代理式AI的特殊需求，具備以下四項關鍵特質：
- 強大的單執行緒效能：即使在插槽全負載情況下也能保持高效能。
- 充裕的記憶體頻寬：每個核心都能滿足多個活躍執行上下文的需求。
- 可預期的併行情況延遲：確保代理步驟能一致完成。
- 高效的處理能力：特別適合處理不規則控制流和指標密集型資料結構。
Olympus架構的技術特點
Vera CPU基於NVIDIA的Olympus架構，這是一種深度協同設計的CPU架構，旨在最大化IPC（每週期指令數）。Olympus架構由四大模組構成，包括前端、中核、執行引擎和快取子系統。
前端設計：Olympus的前端設計旨在確保核心在大型、分支密集型軟體堆疊中獲得所需的指令。透過先進的分支預測和高頻寬指令解取，Olympus的前端能夠在每個周期向核心提供更多指令。
「根據NVIDIA的研究，Olympus的前端設計通過先進的分支預測和高頻寬指令解取，能夠在每個周期向核心提供更多指令，從而提高整體效能。」
中核設計：中核專為挖掘和加速代理式AI流程中的隱藏並行性而設計，利用強大的重新命名和分配引擎，確保更多指令可以持續執行，進而實現更深層的亂序執行。
「NVIDIA提到，中核設計可以打破包括記憶體重命名、數值預測與關鍵路徑加速等依賴關係的功能，有效提升IPC效率。」
執行引擎：執行引擎能夠高效處理分支密集型軟體，包括量化資料處理、AI預處理、加密、壓縮、分析等記憶體密集型負載。通過動態調度和深度亂序執行能力，Olympus架構能夠有效處理多種資源。
快取子系統：快取子系統旨在解決傳統快取架構面對代理應用的停頓問題，通過深層快取結構、記憶體消岐和多個硬體預取引擎，提升記憶體等級的併行性。
「Olympus的快取子系統通過深層快取結構和多個硬體預取引擎，能夠有效提升記憶體等級的併行性，解決代理、圖分析、資料處理負載的等待時間。」
Vera CPU的多執行緒技術
Vera CPU的最大特色之一是引入了創新的空間多執行緒技術。傳統的多執行緒技術會引發資源爭奪，但在Vera CPU中，Olympus核心可以根據實際需求在單執行緒和多執行緒之間靈活切換，從而在需要最大單執行緒效能時作為高吞吐量的單執行緒核心執行任務，需要高執行緒密度時則作為兩個獨立的執行緒。
「Vera CPU的多執行緒技術通過靈活分配資源，確保在需要最大單執行緒效能時保持高效能，而在需要高執行緒密度時提供多個獨立執行緒。」
Vera CPU的系統整合
Vera CPU不僅在單個核心上表現出色，還通過NVIDIA的SCF（Scalable Coherency Fabric）和基於LPDDR5X的SOCAMM2記憶體模組，建構了一個均衡的平台。SCF作為Vera CPU的通訊骨幹，提供高達3.4TB/s的雙向頻寬，並整合164MB的統一L3快取。
「NVIDIA的SCF通過高頻寬晶片統一架構連接內部資源，避免碎片化晶片設計常見的晶片跳轉延遲與效能波動，確保代理式AI應用的一致性和高效能。」
此外，Vera CPU還支援先進的新一代I/O，包括PCIe Gen 6.4、CXL 3.1和機密運算，進一步提升了其在AI基礎設施中的應用範圍。
數據背後的啟示
從產業面來看，Vera CPU的推出將為代理式AI應用帶來全新的處理器選擇。NVIDIA通過深度協同設計和創新的技術特點，確保Vera CPU在單執行緒效能、記憶體頻寬、並行情況延遲等方面表現卓越。隨著2026年的正式推出，Vera CPU有望成為未來AI基礎設施的重要組成部分。
「Vera CPU的推出標誌著NVIDIA在AI處理器領域的又一重大突破，其深度協同設計和創新的多執行緒技術將為代理式AI應用帶來前所未有的效能。」
行動呼籲
對於關注AI技術和資料中心發展的讀者，Vera CPU的推出無疑是值得密切關注的焦點。建議您深入研究Vera CPU的技術白皮書，了解其在代理式AI應用中的具體表現，並思考如何將這項技術應用於您的業務中。
本文改寫整理自公開新聞來源，原始報導由癮科技發布。
常見問題 FAQ
Vera CPU是什麼時候推出的？
Vera CPU將於2026年下半年正式推出。
Vera CPU的主要特點有哪些？
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。