關鍵數字：超過 2 萬個 TSV、2048 個 I/O、單堆疊頻寬突破 2TB/s——這不是科幻片裡的超級晶片，而是 SK 海力士在 Hot Chips 2026 上揭露的 HBM4 封裝技術真實規格。當 AI 模型一年成長 10 倍，記憶體頻寬卻只能勉強翻倍，半導體產業早已意識到：靠傳統 2.5D 架構已經不夠了。
封裝，這個過去被視為「後段製程」的配角，如今躍升為記憶體效能突破的關鍵戰場。SK 海力士封裝工程副總裁 Jaesik Lee 在大會上直接點出核心命題：HBM 堆疊層數、I/O 數量與訊號速度不斷拉高，但功耗與散熱負擔也同步惡化，單純增加堆疊或拉高時脈，已經撞上物理極限。接下來，真正的決勝點在於 3D 整合——把 HBM 直接堆在 AI 加速器上面。
📊 數據總覽：HBM4 的硬體規格與效能躍進
先看一組對比，你會更清楚 HBM 的優勢有多懸殊。SK 海力士在會上給出一個經典對照：傳統 GDDR6 方案可提供 24GB 容量與 768GB/s 頻寬，但換成 4 組 HBM3E 堆疊，容量直接拉到 144GB、頻寬暴衝至 4TB/s，而且占用空間還少了將近一半。這不是微幅改善，是數量級的碾壓。
HBM4 的 16 層堆疊產品目前仍在認證階段，但 12 層版本已經進入量產。從數據來看，TSV 數量翻倍到 2 萬個以上，I/O 速度拉高到 8Gbps，單堆疊頻寬突破 2TB/s，這些數字的背後，是封裝技術必須同時應對更多微凸塊、更細間距、更嚴重的散熱問題。
封裝路線之爭：TC+NCF 與 MR-MUF 的取捨
目前 HBM 主流封裝有兩條路：熱壓鍵合搭配非導電膜（TC+NCF），以及大規模回焊搭配模封底部填充（MR+MUF）。SK 海力士在簡報中坦率地給了優劣分析：TC+NCF 在控制 Die 翹曲方面表現較好，但熱阻偏高、產能受限；MR+MUF 生產效率高、熱阻較低，但對翹曲控制和間隙填充的要求更刁鑽。
SK 海力士的選擇很明確——他們已經把先進 MR-MUF 技術導入 16 層 HBM3E 產品，並持續投入翹曲控制、細間距互連與窄間隙填充的優化。換句話說，在現階段，他們押寶在 MR-MUF 的產能優勢與散熱表現上。
但真正讓業界眼睛一亮的，是他們對下一階段技術的布局：混合鍵合（Hybrid Bonding）。跟 MR-MUF 相比，混合鍵合能讓核心晶粒厚度增加 24%，TSV 間距縮小到 18 微米以下，而且在堆疊層數增加的情況下，熱阻還能降低約 35%。這組數字很清楚地告訴我們：混合鍵合才是 HBM 通往更高堆疊層數的關鍵鑰匙。
編輯觀點：從產業面來看，SK 海力士這次的技術藍圖釋出了一個明確訊號——封裝已經從「代工附屬品」升級為「記憶體廠的戰略武器」。過去大家只盯著製程微縮，現在 TSV 數量和熱阻數字反而成了更關鍵的競爭指標。值得留意的是，SK 海力士把 Intel EMIB 和台積電 CoWoS 並列討論，這不只是技術比較，背後可能牽動 2026 年之後的 AI 晶片供應鏈重組。對一般讀者來說，這些封裝名詞或許生硬，但結論很簡單：AI 運算的效能瓶頸，接下來要靠「堆疊」來突破，而不是靠「縮小」。
I-HBM 與散熱對策：局部熱點的致命威脅
HBM 堆得越高、跑得越快，熱就越難散。這不是單純的物理常識，而是直接影響可靠性的工程難題。SK 海力士在會上特別強調，他們開發了自家的 I-HBM 技術，專門針對 HBM 內部的局部熱點進行改善。這項技術可以額外降低 超過 30% 的熱阻，對於未來更高功耗、更高 I/O 速度下產生的熱集中問題，算是打了一劑預防針。
為什麼局部熱點這麼致命？因為 HBM 堆疊中每一層 DRAM Die 的發熱不均勻，熱點可能導致訊號完整性下降、甚至影響使用壽命。SK 海力士在簡報中坦言，功耗與散熱負擔正隨著頻寬提升而同步增加，如果不從封裝架構下手，單純拉高規格只會讓產品變成「效能怪獸、散熱悲劇」。
2.5D 到 3D：為什麼要把 HBM 直接疊在 AI 加速器上？
現階段的 HBM 與 GPU、AI 加速器是「並排坐」在矽中介層上，業界稱之為 2.5D 架構。但 SK 海力士的終極目標，是把 HBM 直接堆疊在 AI 加速器「上面」，形成真正的 3D 整合結構。
這個想法不是天馬行空。把記憶體直接疊在運算單元上方，可以大幅縮短兩者之間的實體距離，頻寬更高、功耗更低、延遲更短。但說起來簡單，做起來代價不小：散熱難度暴增、供電網路設計更複雜、機械應力問題更棘手、良率挑戰也更嚴峻。SK 海力士的對策之一是讓 Power TSV 更廣泛地分布在整體結構中，並結合邏輯晶圓代工的最先進製程來改善電源傳輸網路（PDN）效能。
話說回來，如果真的走到 3D 整合，那記憶體廠和邏輯晶圓廠之間的界線會變得非常模糊。SK 海力士在簡報中並列了 Intel EMIB 和台積電 CoWoS，甚至外媒 wccftech 也提到市場傳出英特爾與 SK 海力士可能在記憶體領域成立合資企業。這些訊號都指向同一個方向：未來的 AI 晶片不會是「CPU + HBM」的鬆散組合，而是「你儂我儂」的緊密融合。
數據告訴我們什麼？
從 HBM4 的規格表來看，SK 海力士的技術路線已經不是「循序漸進」，而是「跳躍式進化」。2048 個 I/O 是 HBM3E 的兩倍，超過 2 萬個 TSV 是技術能力的極致展現，而 2TB/s 以上的單堆疊頻寬 更是直接把 AI 加速器的記憶體牆再往後推了一大步。
但數字背後有更深層的意涵。當混合鍵合技術被正式端上檯面，當 3D 整合被列為明確目標，這代表 SK 海力士已經在為 HBM5 甚至更遠的世代鋪路。對於 AI 晶片設計公司來說，接下來的課題不再是「選哪一家 HBM」，而是「怎麼跟記憶體廠共同定義封裝架構」。
對台灣產業鏈而言，台積電的 CoWoS 仍然是目前 HBM 與 GPU 整合的主力平台，但 SK 海力士把 Intel EMIB 並列討論，已經釋出一個清楚的訊號：下一世代的 HBM 封裝不會只有一個標準答案。誰能解決散熱、供電與良率的三角難題，誰就能在 AI 記憶體的下一回合勝出。
最後，如果你是在做 AI 加速器設計或資料中心基礎建設的決策者，我建議你現在就該開始關注混合鍵合技術的成熟度時程，以及 3D 整合對整體系統散熱設計的衝擊。這些封裝層面的選擇，將直接決定 2027 年之後你的 AI 訓練成本與推理延遲——這不是工程師才需要懂的事，這是影響商業競爭力的關鍵變數。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
HBM4 什麼時候會量產？
根據 SK 海力士在 Hot Chips 2026 公布的資訊，HBM4 的 12 層堆疊產品目前已進入量產階段，16 層產品則仍在認證中，預計後續會逐步放量。
混合鍵合技術跟目前的封裝方式有什麼不同？
混合鍵合能讓 TSV 間距縮小到 18 微米以下，核心晶粒厚度增加 24%，在堆疊層數增加時熱阻還能降低約 35%，是未來 HBM 往更高層數堆疊的關鍵技術，效能表現明顯優於現行的 MR-MUF 與 TC+NCF。
HBM4 的頻寬和容量規格是多少？
HBM4 支援 2048 個 I/O，單堆疊頻寬可達 2TB/s 以上，16 層堆疊最大容量可達 48GB，封裝尺寸為 12.8×11mm，高度約 775 微米。
為什麼 HBM 要從 2.5D 走向 3D 整合？
3D 整合把 HBM 直接堆疊在 AI 加速器上方，能大幅縮短記憶體與運算單元的距離，進一步提升頻寬與能源效率，但散熱、供電與良率挑戰也更高，是 SK 海力士布局的下一代架構方向。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。